APR 2005

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2005 年4 月21 日 (21.04.2005)

PCT

(10) 国際公開番号 WO 2005/036566 A1

(51) 国際特許分類7:

H01F 17/00

(21) 国際出願番号:

PCT/JP2004/012987

(22) 国際出願日:

2004年9月7日(07.09.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2003-352770

2003年10月10日(10.10.2003) JP


- (71) 出願人 (米国を除く全ての指定国について): 株式会社 村田製作所 (MURATA MANUFACTURING CO., LTD.) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 Kyoto (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 前田 英一 (MAEDA, Eiichi) [JP/JP]; 〒6178555 京都府長岡京

市東神足 1 丁目 1 O番 1 号 株式会社 村田製作所内 Kyoto (JP). 田中 寛司 (TANAKA, Hiroshi) [PP/JP]; 〒6178555 京都府長岡京市東神足 1 丁 目 1 O番 1 号 株式会社 村田製作所内 Kyoto (JP). 山本 高弘 (YAMAMOTO, Takahiro) [JP/JP]; 〒6178555 京都府長岡京市東神足 1 丁 目 1 O番 1 号 株式会社村田製作所内 Kyoto (JP).

- (74) 代理人: 町田 袈裟治 (MACHIDA, Kesaji); 〒5320011 大阪府大阪市淀川区西中島 6 丁目 1 0 番 1 7 号 5 0 5 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

[続葉有]

- (54) Title: MULTILAYER COIL COMPONENT AND ITS MANUFACTURING METHOD
- (54) 発明の名称: 積層コイル部品およびその製造方法



(57) Abstract: A multilayer coil component having a small size and a small thickness, exhibiting a high L providing efficiency, and free of deterioration of the insulation resistance between via holes, and its manufacturing method are disclosed. A multilayer coil component (1) comprises a ceramic multilayer body (5) having a shape of a generally rectangular solid and incorporating a coil conductor (4) which is composed of band-shaped electrodes (2) and via holes (3) interconnecting the ends of the band-shaped electrodes (2). The axial direction of the coil conductor (4) agrees with the width direction Z of the ceramic multilayer body (5) perpendicular to the multilayer direction (thickness direction) X and the length direction Y of the ceramic multilayer body (5). Also disclosed is a manufacturing method comprising a step of stacking a ceramic green sheet (7) where band-shaped electrodes (2) or/and via holes (3) are formed and another ceramic green sheet (7) where a conductor pattern to serve as the base of an external electrode (6) is printed, and then compression-bonding and baking the stack.

/続葉有/





SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF,

BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告書


2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約: 小型化および薄型化を実現しながらも高いL取得効率を確保し、かつ、パイアホール間における絶縁抵抗の低下を防止した積層コイル部品と、その製造方法とを提供する。 積層コイル部品1は、複数の帯状電極2と、帯状電極2の端部同士を接続するパイアホール3とからなるコイル導体4が、略直方体形状を有するセラミック積層体5の内部に設けられたものであって、コイル導体4の軸心方向は、セラミック積層体5の積層方向(厚み方向)Xおよび長さ方向Yのいずれとも直交する方向であるセラミック積層体5の幅方向Zと一致している。製造方法は、帯状電極2または/およびパイアホール3が形成されたセラミックグリーンシート7と、外部電極6の下地となる導体パターンが印刷されたセラミックグリーンシート7とを積層した後、圧着して焼成する工程を含んでいる。

明細書

積層コイル部品およびその製造方法 技術分野

- [0001] 本発明は積層コイル部品およびその製造方法に係り、特には、セラミック積層体の内部におけるコイル導体の配置状態に関する。 背景技術
- [0002] 積層コイル部品の一例としては、特許文献1で開示された縦積層横巻型のチップインダクタがある。図11で示すように、チップインダクタ31は、略直方体形状とされたセラミック積層体32の内部に、積層方向(厚み方向)Xと直交する一方向を軸芯方向とするコイル導体33が設けられたものである。つまり、セラミック積層体32の長さ方向Yと一致した方向を軸芯方向とするコイル導体33がセラミック積層体32の内部に設けられている。また、セラミック積層体32内の上側位置および下側位置に帯状電極34が形成されている。そして、帯状電極34とコイル導体33は、セラミック積層体32内のそれぞれの端部同士が、セラミック積層体32をその厚み方向Xに貫通して形成されたバイアホール35を介して接続された構造とされている。
- [0003] バイアホール35は、セラミック積層体32を構成するためのセラミックグリーンシート それぞれの所定位置ごとに貫通孔を形成し、これら貫通孔の内部にAgペースト等の ような導体(導電ペースト)を充填して形成されたものである。セラミックグリーンシート としては、例えば、フェライトシート等があげられる。また、セラミック積層体32の上側 の端部位置に形成された帯状電極34の各々は、セラミック積層体32の長さ方向Yに おける端面まで引き出されており、セラミック積層体32の端面を被覆して形成された 外部電極37と各別に接続されている。
- [0004] 一方、このチップインダクタ31が備えるセラミック積層体32を作製する際には、図示していないが、バイアホール35のみが形成されたセラミックグリーンシートの多数枚が積層方向Xの中央位置に配置される。そして、その上側位置および下側位置に対して帯状電極34およびバイアホール35が形成されたセラミックグリーンシートの複数枚が配置される。そして、その上側位置および下側位置に対しては、帯状電極34およ




[0005] その後、セラミックグリーンシートが積層されてなるシート積層体を積層方向Xに沿って一体的に圧着し、かつ、引き続いて焼成すると、セラミック積層体32が得られる。 さらに、このセラミック積層体32の端面上に外部電極37を導電ペーストをディップ処理して焼き付けると、いわゆる端面ディップ品としてのチップインダクタ31が完成する。

特許文献1:特開2002-252117号公報

発明の開示

発明が解決しようとする課題


- [0006] ここで、積層コイル部品におけるコイルのL(インダクタンス)取得効率について、検討する。例えば、前記した従来のチップインダクタ31におけるコイル導体33のL取得効率が良好になるのは、コイル導体33の内側面積と外側面積とが同等であるときである。つまり、これらの面積比率が1:1に近くなるよう設計している場合に最も良好となる。
- [0007] また、チップインダクタ31の設計時においては、いくつかの考慮すべき制約事項がある。すなわち、セラミック積層体32の内部に配置されるコイル導体33の厚み方向Xにおける上側位置および下側位置に配置されて外装部分となるセラミックグリーンシートは、Ag拡散を防止するため、ある程度以上の外装厚みのあることが必要とされる。また、積層ずれや切断(カット)ずれが発生した場合でも、帯状電極34やバイアホール35が外部にまで露出してしまうのを防止する必要上、セラミック積層体32の幅方向Zにおける必要最小限のサイドギャップを確保しておかなければならない。
- [0008] そして、チップインダクタ31の外形サイズが小さい場合ほど、これらの制約事項は 大きく作用する。その結果、コイル導体33の内側面積と外側面積とが同等であるよう に設計することはかなり困難となる。
- [0009] また、チップインダクタ31が備えるセラミック積層体32は、多数枚のセラミックグリーンシートを積層して圧着し、さらに、カットしたものを焼成することによって作製される。ところが、その圧着時においては、一般的にバイアホール35となる貫通孔に充填さ



- [0010] 従って、バイアホール35同士が近接しあって配置された周辺部に位置するセラミック部分には、バイアホール35から離間した位置にあるセラミック部分に比し、より小さな押圧力しか作用し得ないこととなる。そして、押圧力が不足する結果、バイアホール35近傍のセラミック部分では、焼成時における焼成不足やデラミネーション等が発生し易くなってしまう。また、バイアホール35となる導体のAgがセラミック部分に拡散し易くなり、バイアホール35同士間の絶縁抵抗が低下することも起こる。
- [0011] 本発明はこれらの問題点に鑑みて創案されたものであって、小型化および薄型化を実現しながらもコイル導体の内側面積と外側面積とを同等として高いL取得効率を確保することを可能とし、かつ、バイアホール同士間における絶縁抵抗の低下を有効に防止することができる積層コイル部品と、その製造方法とを提供することを目的としている。

課題を解決するための手段


- [0012] 請求項1記載の本発明に係る積層コイル部品は、複数の帯状電極と、これら帯状電極の所定の端部同士を接続するバイアホールとからなるコイル導体が、略直方体形状を有するセラミック積層体の内部に設けられてなるものであって、前記コイル導体の軸心方向は、前記セラミック積層体の積層方向(厚み方向)および長さ方向のいずれとも直交する方向である前記セラミック積層体の幅方向と一致していることを特徴とする。すなわち、この際におけるコイル導体の軸心方向は、前記セラミック積層体の積層方向(厚み方向)と垂直であり、かつ、前記セラミック積層体の長さ方向とも垂直になっている。
- [0013] 請求項2に記載の本発明に係る積層コイル部品は請求項1に記載したものであって、前記コイル導体の端部と接続される外部電極を、前記セラミック積層体の積層方向における主表面の長さ方向の端部位置に形成していることを特徴とする。
- [0014] 請求項3に記載の本発明に係る積層コイル部品は請求項2に記載したものであって、前記外部電極は、前記バイアホールが形成された領域を被覆した状態で形成さ




[0015] 請求項4に記載の本発明に係る積層コイル部品の製造方法は請求項3に記載の積層コイル部品を製造する方法であって、前記帯状電極または/およびバイアホールが形成されたセラミックグリーンシートと、前記外部電極の下地となる導体パターンが印刷されたセラミックグリーンシートとを積層した後、圧着して焼成する工程を含んでいることを特徴とする。

発明の効果

- [0016] コイル導体を内蔵してなる積層コイル部品の小型化および薄型化、特に、その低背化を実現するため、積層コイル部品の厚み寸法をその長さ寸法や幅寸法に比して小さくしたとき、コイル導体の軸心方向がセラミック積層体の長さ方向と一致していると、コイル導体の内側面積がその外側面積よりも極端に小さくなる。
- [0017] 本発明の積層コイル部品では、積層コイル部品の一般的特性を利用して小型化および薄型化を実現した。そして、本発明に係る積層コイル部品は、その外装厚みとサイドギャップとを必要最小限まで小さくした場合でも高いL取得効率を確保することができ、これに伴って重畳特性を改善することができ、さらに、バイアホールの個数が従来よりも少なくて済むため、加工コストを安価にできる。
- [0018] 請求項1に記載した積層コイル部品にあっては、コイル導体の軸心方向をセラミック 積層体の積層方向(厚み方向)および長さ方向のいずれとも直交する方向であるセラ ミック積層体の幅方向と一致させている。そのため、コイル導体の内側面積がその外 側面積よりも極端に小さくなることを防止し、これらの面積を同等としてコイル導体のL 取得効率を高くすることができる。これに伴って重畳特性を改善することができ、バイ アホールの個数が従来よりも少なくて済むため、加工コストが安価になるという効果も 得られる。
- [0019] 請求項2に記載した積層コイル部品では、コイル導体の端部と接続される外部電極をセラミック積層体の積層方向における主表面の長さ方向の端部位置に形成している。 すなわち、この積層コイル部品においては、外部電極をセラミック積層体の長さ方向における端面ではなく、その厚み方向の主表面に形成することが行われている。
- [0020] 従来の積層コイル部品における外部電極は、セラミック積層体の端面をディップ処



- [0021] すなわち、例えば、積層コイル部品の外部電極と基板等の配線パターンとをワイヤボンディングで接続したり、積層コイル部品の外部電極を基板等の配線パターンにバンプを介して対向させたうえで接合したりする等の作業が極めて容易に行える。なお、この際における外部電極は、バレル工程で削られたり剥がれたりするのを防止するため、セラミック積層体の主表面の端縁よりも内側の位置に形成されていることが好ましい。また、このような構造であれば、従来の端面ディップ品に比して浮遊容量が少なくなるという利点も確保される。
- [0022] 請求項3に記載の本発明に係る積層コイル部品では、バイアホールが形成された 領域を外部電極でもって被覆しているので、セラミック積層体の圧着時には、バイア ホールのみならず、その周辺部のセラミック部分にまでも、外部電極を介して圧着時 の押圧力が作用する。そのため、これらバイアホールの周辺部に位置するセラミック 部分も、バイアホールから離間した位置にあるセラミック部分と同様の押圧力によって 押圧される。
- [0023] 従って、バイアホール近傍のセラミック部分においても、焼成時における焼成不足やデラミネーション等の発生を防止し易くなる。その結果、セラミック部分に対するAg 拡散やバイアホール同士間の絶縁抵抗が低下するのを有効に防止できる。
- [0024] また、圧着時にプレス金型で圧着すると、セラミック積層体の主表面に形成された外部電極の表面が平坦となる。そのため、例えば、外部電極にボンディングワイヤを接合する場合等においては、従来のディップ処理によって形成した外部電極に比し、接合強度が向上するという利点も確保される。
- [0025] 請求項4に記載の本発明に係る積層コイル部品の製造方法では、帯状電極または /およびバイアホールが形成されたセラミックグリーンシートと、外部電極の下地とな る導体パターンが印刷されたセラミックグリーンシートとを積層した後、圧着して焼成




[0026] また、このような製造方法であれば、バイアホールを介して外部電極とコイル導体とを接続したうえでセラミック積層体と同時に焼成することが可能となる。そして、同時焼成すれば、外部電極となる導電ペーストをわざわざ別に塗布して焼き付ける工程が不要となるので、加工コストを低減できるという効果も得られる。

発明を実施するための最良の形態

[0027] 積層コイル部品の小型化および薄型化を実現しながらコイル導体の内側面積と外側面積とを同等とし、高いL取得効率を確保するとともに、バイアホール同士間における絶縁抵抗の低下を有効に防止するという目的を、極めて簡単な構造および製造方法でもって実現した。

実施例1


- [0028] 図1は実施例1に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図、図2はその分解構造を示す斜視図であり、図3は電流印加時のL特性を示す説明図である。そして、図4は電流印加時のL変化率を示す説明図であり、図5はコイル導体の面積比率と重畳特性との関係を示す説明図である。また、図6〜図8はチップインダクタの実装構造を示す側面図であり、図6は第1の実装構造、図7は第2の実装構造、図8は第3の実装構造をそれぞれ示している。
- [0029] チップインダクタ1は、図1で外観構造を示し、かつ、図2で分解構造を示すように、複数の帯状電極2と、各帯状電極2の所定の端部同士を機械的および電気的に接続する多数個のバイアホール3とからなるコイル導体4が、略直方体形状を有するセラミック積層体5の内部に設けられたものである。すなわち、このチップインダクタ1では、セラミック積層体5の積層方向(厚み方向)Xにおける上部側および下部側の所定位置ごとに形成された帯状電極2の端部同士を、セラミック積層体5の厚み方向Xに貫通して形成されたボイアホール3でもって互いに接続することにより周回した形状のコイル導体4が構成されている。
- [0030] このとき、コイル導体4の軸心方向は、セラミック積層体5の積層方向(厚み方向)X と直交し、かつ、セラミック積層体5の長さ方向Yとも直交する方向であるセラミック積




- [0031] また、このセラミック積層体5の厚み方向Xにおける上側の主表面の長さ方向Yの端部位置には、外部電極6がそれぞれ露出した状態で形成されている。バイアホール3は、セラミック積層体5の上側の主表面にまで引き出され、外部電極6と各別に接続させられて導通している。チップインダクタ1の外部電極6のそれぞれは、セラミック積層体5の積層方向Xから見たとき、バイアホール3が形成された領域を被覆した状態をなしている。
- [0032] なお、帯状電極2および外部電極6は、Agペースト等のような導体(導電ペースト) を用いて、セラミック積層体5を構成するセラミックグリーンシート7の表面上に形成される。図2では帯状電極2が3層にわたって形成されているが、1層のみ形成されたものであってもよい。また、バイアホール3の各々は、セラミックグリーンシート7それぞれの所定位置ごとに対するレーザ光照射等によって貫通孔を形成し、かつ、この貫通孔の内部にAgペースト等の導体を充填して形成されたものである。
- [0033] さらに、本実施例では、外部電極6のそれぞれをセラミック積層体5の主表面の端縁よりも内側の位置に形成しているが、このような形成状態であれば、バレル工程で外部電極6が削られたり剥がれたりするのを防止することが可能になる。但し、このような形成状態に限定されることはなく、図示省略しているが、セラミック積層体5の主表面の端縁にまで至るようにして外部電極6のそれぞれを形成してもよいことは勿論である。
- [0034] チップインダクタ1においては、コイル導体4の軸心方向をセラミック積層体5の積層 方向(厚み方向)Xおよび長さ方向Yのいずれとも直交するセラミック積層体5の幅方 向Zと一致させている。そして、このチップインダクタ1の焼成後の寸法は、厚み寸法 が0.35mmで幅寸法が3.2mmであり、かつ、外装厚みが0.04mmでサイドギャッ

プが0.1mmである。チップインダクタ1がこのような場合には、コイル導体4の内側面積および外側面積が同等である。つまり、これら同士の面積比率が1:1.4であるため、コイル導体4のL取得効率が1.1μHとなることが本発明の発明者らにより確認されている。

- [0035] 一方、従来例に係るチップインダクタ31では、例えば、焼成後の厚み寸法が0.35 mmで幅寸法が1.6mmであり、外装厚みが0.04mmでサイドギャップが0.1mmのチップインダクタ31である場合、コイル導体33における内側面積と外側面積との面積比率が1:1.8となる。そのため、コイル導体33のL取得効率は1.0μHであるに過ぎず、本実施例に係るチップインダクタ1のL取得効率が従来例に係るチップインダクタ1のL取得効率が従来例に係るチップインダクタ31よりも高くなることも併せて確認されている。
- [0036] ところで、本発明の発明者らが、電流印加時のL特性と、電流印加時のL変化率とを測定したところ、図3および図4で示すような測定結果が得られた。すなわち、これらの図中における実線は本実施例に係るチップインダクタ1の場合を、また、破線は従来例に係るチップインダクタ31の場合を示している。これらの図から、L特性およびL変化率ともに本実施例に係る構造の方が従来例に係る構造より良好であることが分かる。
- [0037] また、インダクタンスが30%低下するときの電流値を調査してみたところ、コイル導体4の面積比率と重畳特性との間には、図5で示すような関係のあることが見いだされている。すなわち、調査結果によると、コイル導体4の内側面積と外側面積との面積比率が1:1に近ければ、これらの面積比率が1:1から遠い場合に比して大きな電流値を許容可能であり、多くの電流が重畳しても高いインダクタンスを維持できることが分かる。そのため、本実施例に係る構造のチップインダクタ1であれば、外装厚みとサイドギャップとを必要最小限にまで小さくしても、高いL取得効率を確保しながら重畳特性を改善することが可能となる。
- [0038] さらに、チップインダクタ1では、セラミック積層体5の主表面に外部電極6を形成しており、かつ、セラミック積層体5におけるバイアホール3が形成された領域は外部電極6によって被覆されている。そこで、セラミック積層体5の圧着時には、バイアホール3のみならず、その周辺部のセラミック部分にまでも、外部電極を介して圧着時の押



- [0039] すなわち、本発明の発明者らが、セラミック積層体5の主表面に形成された外部電極6の厚みとデラミネーションの発生率との関係を調査したところ、つぎのような調査結果が得られた。まず、セラミック積層体5の主表面に外部電極6を形成していない場合は、デラミネーションの発生率が15%であった。
- [0040] これに対し、印刷時の厚みが5μmで圧着後の厚みが3μmとなる外部電極6を形成した場合におけるデラミネーションの発生率は10%、また、印刷時の厚みが15μmで圧着後の厚みが10μmとなる外部電極6を形成したときのデラミネーションの発生率は0%となり、外部電極6を形成している場合には、デラミネーションの発生率が大きく改善されることが確認された。特に、外部電極6の印刷時厚みは、15μm以上であることが好ましい。
- [0041] そして、セラミック積層体5の焼成時における焼成不足やデラミネーションの発生を防止することが可能であれば、バイアホール3同士間に配置されたセラミック部分に対するAg拡散やバイアホール同士間の絶縁抵抗が低下することを有効に防止できる。また、図示省略しているが、セラミック積層体5の圧着時にプレス金型で圧着することを行うと、外部電極6の表面が平坦となるため、例えば、外部電極6にボンディングワイヤを接合する場合等における接合強度が向上するという利点も得られた。
- [0042] 本発明の発明者らは、チップインダクタ1が備えるセラミック積層体5の主表面の外部電極6にNi下地メッキおよびAuメッキを施した構造と、従来例に係るチップインダクタ31のように、セラミック積層体32の端面にディップ処理して焼き付けられた外部電極37にNi下地メッキおよびAuメッキを施した構造とにおける接合強度を評価してみた。すなわち、これらの両構造に対し、Auワイヤボンディング評価であるボールシェア試験とワイヤプル試験とを実行した。その結果、いずれの試験においても、チップインダクタ1の場合、つまり、セラミック積層体5の主表面に形成された外部電極6にNi下地メッキおよびAuメッキを施してなる構造の方が接合強度は良好であることが確認された。



- [0044] また、図7で示す第2の実装構造のように、半田ボールまたはAuボール10を用いて接合してもよい。すなわち、この場合には、まず最初に、チップインダクタ1の外部電極6上に半田ボールまたはAuボール10を搭載しておき、リフロー処理するか超音波処理するかして外部電極6に半田ボールまたはAuボール10を接合する。その後、チップインダクタ1を上下反転させ、半田ボールまたはAuボール10を基板等の配線パターン8にリフロー処理等でもって接合することが行われる。
- [0045] さらに、図8で示す第3の実装構造のように、Auメッキされたチップインダクタ1の外部電極6と基板等の配線パターン8とを直接的に接触させたうえでの超音波処理により接合してもよい。さらにまた、図示を省略しているが、チップインダクタ1の外部電極6と、このチップインダクタ1が実装される基板等の配線パターン8とを導電性接着剤や異方性導電テープで接合することも可能となる。そして、このような実装構造である場合には、チップインダクタ1に半田接合時のような高熱が加わることがないため、チップインダクタ1自体の特性変動を抑制できるという利点が得られた。
- [0046] つぎに、図2を参照しながらチップインダクタ1の製造方法を説明する。まず最初に、磁性体材料であるNiCuZn系フェライトに水系バインダ(酢酸ビニルや水溶性アクリル等)または有機系バインダ(ポリビニルブチラール等)を加える。さらに、分散剤や消泡剤等を添加したうえ、ドクターブレード法やリバースロールコータを用いた方法によりセラミックグリーンシート7を成形する。そして、セラミックグリーンシート7のうちの所要枚数に対してはレーザ光を照射し、バイアホール3となる貫通孔を各セラミックグリーンシート7の所定位置ごとに形成する。
- [0047] 引き続き、Agペーストのスクリーン印刷によってセラミックグリーンシート7に形成済 みの貫通孔それぞれにAgペーストを充填し、バイアホール3を形成する。また、Ag



ペーストのスクリーン印刷により、各セラミックグリーンシート7の表面上における所定位置に対し、コイル導体4の一部分となる帯状電極2を形成する。また、他のセラミックグリーンシート7の表面上における所定位置に対し、外部電極6の下地となる導体パターンを形成する。


- [0048] その後、バイアホール3のみが形成された所定枚数のセラミックグリーンシート7を積層方向Xの中央位置に配置する。そして、これらの上下位置それぞれに対し、帯状電極2およびバイアホール3が形成された所定枚数のセラミックグリーンシート7を配置する。さらに、これらの上側位置に対し、外部電極6の下地となる導体パターンが形成されたセラミックグリーンシート7を重ねて配置する。一方、その下側位置に対し、帯状電極2およびバイアホール3、外部電極6の下地となる導体パターンのいずれもが形成されていないセラミックグリーンシート7を重ねて配置する。
- [0049] さらに、このようにして積層されたシート積層体11を積層方向Xに沿って圧着し、所定の寸法でカットした後、脱脂および焼成すると、セラミック積層体5が得られる。引き続き、外部電極6の下地となる導体パターンに対し、Ni下地メッキおよびAuメッキを施すことによって外部電極6を形成すると、チップインダクタ1が完成する。なお、Ni下地メッキおよびAuメッキに限られず、Ni下地メッキおよびSnメッキであってもよい。また、シート積層体11の圧着時における印加圧力は、98~120MPa(1.0~1.2t/cm²)とされる。
- [0050] このような製造方法であれば、バイアホール3を介して外部電極6になる導体パターンとコイル導体4とを接続したうえで、セラミック積層体5と同時に焼成することが可能となる。そのため、これらを同時焼成するようにすれば、外部電極6となる導電ペーストをわざわざ別に塗布して焼き付ける工程が不要となる。
- [0051] 本実施例では、セラミック積層体5の内部に1つのコイル導体4を設けてなるチップインダクタ1が積層コイル部品であるとしているが、本発明の適用対象となる積層コイル部品が上記したチップインダクタ1のみに限定されることはない。すなわち、セラミック積層体5の内部に2つ以上のコイル導体4を並列状で設けてなる構造であってもよく、このような構造のチップインダクタはトランスやコモンチョークコイルとして利用される。また、積層型インピーダや積層型LCフィルタ等のような他の積層コイル部品に対



しても、本発明の適用が可能であることは勿論である。

実施例2

- [0052] 図9は本発明の実施例2に係るチップインダクタの外観構造を示す斜視図であり、 図10はその分解構造を示す斜視図であり、これらの図における符号21はチップイン ダクタを示している。なお、本実施例に係るチップインダクタ21の構造は、その外部 電極に関わる構造を除くと、実施例1に係るチップインダクタ1と基本的に異ならない。
- [0053] 従って、図9および図10において、図1および図2と互いに同一となる部分には同一符号を付し、ここでの詳しい説明は省略している。また、実施例2に係るチップインダクタ21の製造方法および機能も実施例1に係るチップインダクタ1の場合と基本的に異ならないので、ここでの詳しい説明は省略する。
- [0054] チップインダクタ21は、チップインダクタ1と同様に構成されている。すなわち、図9で外観構造を示し、かつ、図10で分解構造を示すように、複数の帯状電極2と、各帯状電極2の所定の端部同士を機械的および電気的に接続する多数個のバイアホール3とからなるコイル導体4が、略直方体形状を有するセラミック積層体22の内部に設けられたものである。そして、この際におけるコイル導体4の軸心方向も、セラミック積層体22の積層方向(厚み方向)Xと直交し、かつ、セラミック積層体22の長さ方向Yとも直交する方向であるセラミック積層体22の幅方向Zと一致している。
- [0055] また、セラミック積層体22の上部側に配置され、かつ、その幅方向Zに沿う最も外側に配置された帯状電極2の一方側の端部は、セラミック積層体22をその厚み方向Xに貫通して形成されたバイアホール3を介してセラミック積層体22の厚み方向Xにおける上側の主表面にまで引き出されている。さらに、セラミック積層体22の厚み方向Xにおける上側の主表面の長さ方向Yの端部位置には、外部電極23がそれぞれ設けられている。
- [0056] このとき、外部電極23のそれぞれは、セラミック積層体22の最上層に露出し、互いに分離して形成された一対の上側電極24と、その直下層に一体として形成された下側電極25とから構成されており、上側電極24と下側電極25とはバイアホール3を介して接続されている。そして、これらの外部電極23は、セラミック積層体22の積層方




向Xから見たとき、バイアホール3が形成された領域を被覆した状態となっている。

- [0057] つぎに、図10を参照しながらチップインダクタ21の製造方法を説明する。まず最初に、セラミックグリーンシート7を成形したうえ、所要枚数のセラミックグリーンシート7における所定位置ごとに対し、バイアホール3となる貫通孔を形成する。引き続き、スクリーン印刷によってAgペーストを充填してバイアホール3を形成するとともに、Agペーストのスクリーン印刷により、各セラミックグリーンシート7の表面上における所定位置に対し、コイル導体4の一部分となる帯状電極2を形成する。
- [0058] また、他のセラミックグリーンシート7の表面上における所定位置に対し、外部電極2 3の上側電極24および下側電極25の下地となる導体パターンをそれぞれ形成する。その後、バイアホール3のみが形成された所定枚数のセラミックグリーンシート7を積層方向Xの中央位置に配置し、これらの上下位置それぞれに対し、帯状電極2およびバイアホール3が形成された所定枚数のセラミックグリーンシート7を配置する。
- [0059] さらに、これらの上側位置に対し、外部電極23の下側電極25の下地となる導体パターンが形成されたセラミックグリーンシート7を配置する。さらに、その上側位置に対して外部電極23の上側電極24の下地となる導体パターンが形成されたセラミックグリーンシート7を重ねて配置する。一方、前述の下側位置に対しては、帯状電極2およびバイアホール3、外部電極6の上側電極24および下側電極25の下地となる導体パターンのいずれもが形成されていないセラミックグリーンシート7を配置する。
- [0060] このようにして積層されたシート積層体27を積層方向Xに沿って圧着し、所定の寸法でカットした後、脱脂および焼成すると、セラミック積層体22が得られる。そこで、引き続き、外部電極23の上側電極24の下地となる導体パターンに対し、Ni下地メッキおよびAuメッキを施すことによって外部電極23を形成すると、図9で外観構造を示したチップインダクタ21が完成する。このような構造とされたチップインダクタ21であれば、実施例1に係るチップインダクタ1よりもAuメッキの面積が少なくて済むので、製造コストの低減が可能となる。

産業上の利用可能性

[0061] 積層コイル部品として、チップインダクタに限定されることなく、セラミック積層体の内部に2つ以上のコイル導体を並列状等に設けてなる構造のトランスやコモンチョーク



図面の簡単な説明

[0062] [図1]本発明の実施例1に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図である。

[図2]その分解構造を示す斜視図である。

[図3]電流印加時のL特性を示す説明図である。

[図4]電流印加時のL変化率を示す説明図である。

[図5]コイル導体の面積比率と重畳特性との関係を示す説明図である。

[図6]チップインダクタの第1の実装構造を示す側面図である。

[図7]チップインダクタの第2の実装構造を示す側面図である。

[図8]チップインダクタの第3の実装構造を示す側面図である。

[図9]本発明の実施例2に係る積層コイル部品の一例であるチップインダクタの外観 構造を示す斜視図である。

[図10]その分解構造を示す斜視図である。

[図11]従来例に係る積層コイル部品の一例であるチップインダクタの外観構造を示す斜視図である。

符号の説明

- [0063] 1 チップインダクタ(積層コイル部品)
 - 2 帯状電極
 - 3 バイアホール
 - 4 コイル導体
 - 5 セラミック積層体
 - 6 外部電極
 - 7 セラミックグリーンシート
 - 21 チップインダクタ(積層コイル部品)
 - 22 セラミック積層体
 - 23 外部電極

- X セラミック積層体の積層方向(厚み方向)
- Y セラミック積層体の長さ方向
- Z セラミック積層体の幅方向


請求の範囲

[1] 複数の帯状電極と、これら帯状電極の所定の端部同士を接続するバイアホールとからなるコイル導体が、略直方体形状を有するセラミック積層体の内部に設けられてなる積層コイル部品であって、


前記コイル導体の軸心方向は、前記セラミック積層体の積層方向(厚み方向)および長さ方向のいずれとも直交する前記セラミック積層体の幅方向と一致していることを特徴とする積層コイル部品。

- [2] 前記コイル導体の端部と接続される外部電極を、前記セラミック積層体の積層方向に おける主表面の長さ方向の端部位置に形成していることを特徴とする請求項1に記 載の積層コイル部品。
- [3] 前記外部電極は、前記バイアホールが形成された領域を被覆した状態で形成されていることを特徴とする請求項2に記載の積層コイル部品。
- [4] 請求項3に記載の積層コイル部品を製造する方法であって、


前記帯状電極または/およびバイアホールが形成されたセラミックグリーンシートと、前記外部電極の下地となる導体パターンが印刷されたセラミックグリーンシートとを 積層した後、圧着して焼成する工程を含むことを特徴とする積層コイル部品の製造 方法。 [図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]



[図10]



[図11]





International application No.

		FCI/UF2	2004/01298/	
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01F17/00				
According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SEA	RCHED			
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01F17/00				
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)				
C. DOCUMENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	opropriate, of the relevant passages	Relevant to claim No.	
A	JP 2000-348939 A (Murata Mfg 15 December, 2000 (15.12.00),	. Co., Ltd.),	1-4	
	Fig. 2	·		
	(Family: none)			
1		,		
		}		
Further docu	aments are listed in the continuation of Box C.	Con retant family annay		
		See patent family annex.		
"A" document defit to be of particu	document defining the general state of the art which is not considered date and		ernational filing date or priority ation but cited to understand nvention	
"E" earlier applicat filing date	tion or patent but published on or after the international	"X" document of particular relevance; the c considered novel or cannot be considered.	laimed invention cannot be	
"L" document whi	ich may throw doubts on priority claim(s) or which is lish the publication date of another citation or other (as specified)	step when the document is taken alone "Y" document of particular relevance; the c	laimed invention cannot be	
_	rring to an oral disclosure, use, exhibition or other means	considered to involve an inventive combined with one or more other such	step when the document is	
"P" document published prior to the international filing date but later than		being obvious to a person skilled in the	eart	
the priority date claimed "&" document member of the same patent family				
Date of the actual completion of the international search		Date of mailing of the international search		
01 Decem	mber, 2004 (01.12.04)	21 December, 2004 (21.12.04)	
Name and mailing address of the ISA/		Authorized officer		
Japanese Patent Office				
Facsimile No.		Telephone No.		

A. 発明の属する分野の分類(国際特許分類(IPC))				
Int. C1' H01F 17/00				
B. 調査を行った分野				
調査を行った最小限資料(国際特許分類(IPC))				
Int. Cl' H01F 17/00				
	•			
最小限資料以外の資料で調査を行った分野に含まれるもの				
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年				
日本国登録実用新案公報 1994-2004年				
日本国実用新案登録公報 1996-2004年				
国際調査で使用した電子データベース(データベースの名称、	、調査に使用した用語)			
	•			
C. 関連すると認められる文献				
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連する。	ときけ その関連する傍頭の事	関連する 請求の範囲の番号		
A JP 2000-348939 A		1-4		
2000.12.15, 図2 (1		1 – 4		
	•			
·				
		·		
□ C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。		
* 引用文献のカテゴリー	の日の後に公表された文献			
「A」特に関連のある文献ではなく、一般的技術水準を示す もの	「T」国際出願日又は優先日後に公表さ 出願と矛盾するものではなく、多			
「E」国際出願日前の出願または特許であるが、国際出願日	の理解のために引用するもの			
以後に公衰されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行	「X」特に関連のある文献であって、 i の新規性又は進歩性がないと考え			
日若しくは他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、	当該文献と他の1以		
文献(理由を付す) 「〇」口頭による関示、使用、展示等に言及する文献	上の文献との、当業者にとってE よって進歩性がないと考えられる	自明である組合せに		
「P」国際出願目前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献				
国際調査を完了した日 国際調査報告の発送日 21 10 200 4				
01.12.2004 国际嗣登報告の発送日 21.12.200		2004		
国際調査機関の名称及びあて先	特許庁審査官(権限のある職員)	5R 4231		
日本国特許庁 (ISA/JP) 郵便番号100-8915	田中 貞嗣	<u> </u>		
東京都千代田区設が関三丁目4番3号	電話番号 03-3581-1101	内線 3565		